Содержимое: 90917170648320.23________________________________________________.zip (836.19 KB)
Загружен: 17.09.2009

Положительные отзывы: 0
Отрицательные отзывы: 0

Продано: 2
Возвраты: 0

2711 ₽
Содержание
Введение………………………………………………………………………………..….4
1 Общие положения и характеристики КЭШ-памяти…………………………………..8
1.1 Предназначение КЭШ-памяти…………………………………………………8
1.2 Развитие микропроцессоров………………………………………………….11
1.3 Методы организации работы кэш-памяти………………………….………..14
1.4 Принципы и архитектура……………………………………………………..15
1.5 Многоуровневая организация памяти…………………………...………….17
1.6 Регистровая память……………………………………………………………18
1.7 Буферная память………………………………………………………….……19
1.8 Виды КЭШ-памяти…………………………………………………………….25
2 Организация и функционирование КЭШ-памяти…………………………………...29
2.1 Структурное устройство микропроцессоров………………………………..29
2.2 Блоки в КЭШ-памяти…………………………………………………………30
2.3 Адресация множественно-ассоциативной кэш-памяти……………………32
2.4 Запись информации в КЭШ-память…………………………………………33
2.5 Архитектура однопроцессорной ВС…………………………………………36
2.6 Алгоритм сквозной записи…………………………………………………..41
2.7 Разновидности алгоритмов простого свопинга…………………………….42
2.8 Алгоритм регистрового свопинга с флагами……………………………….43
2.9 Характеристики и перспективы развития КЭШ-памяти…………………..44
3 Исследование влияния на производительность размера L2 кэша……….................47
3.1 Процессоры компании AMD…………………………………………………47
3.2 Особенности новых Sempron………………………………………………...48
3.3 Тестирование процессоров AMD с разным объёмом L2 КЭШа……….….49
Заключение………………………………………………………………………………53
Глоссарий……………………………………………..……………………………….....52
Список используемых источников…………………………………………………….55


Приложение А Схема взаимодействия процессоров с памятью……………………...58
Приложение Б Технология с использованием промежуточного буфера (кэша)……59
Приложение В Параметры для кэш-памяти рабочих станций и серверов…………...60
Приложение Г Структура кэш-памяти процессора Pentium…………………………..61
Приложение Д Использование алгоритма замещения LRU…………………………..62
Приложение Е Однопроцессорные ВС с иерархической системой памяти…………63
Приложение Ж Структура первичного кэша процессора 486………………………...64
Приложение З Блок-схема алгоритма сквозной записи ………………………………65
Приложение И Результаты тестирования КЭШ памяти в SuperPi 4М……………….66
Приложение К Результаты тестирования КЭШ памяти в 3DMark2001 SE…………67
Приложение Л Результаты тестирования КЭШ памяти в игровых приложениях…..68
Приложение М Результаты тестирования КЭШ памяти в медиа приложениях…….69



Дипломная работа для студентов сга.С дипломом идет отчет о практике, раздаточный материал.
Отзывов от покупателей не поступало